中科大/華為諾亞出手！芯片性能≠布局評分，EDA物理設計框架全面開源

AIGC動態歡迎閱讀

原標題：中科大/華為諾亞出手！芯片性能≠布局評分，EDA物理設計框架全面開源
關鍵字：報告,華為,布局,算法,芯片
文章來源：量子位
內容字數：0字

內容摘要：

ChipBench團隊 投稿量子位 | 公眾號 QbitAI芯片物理布局，有了直指性能指標的新測評標準！
中科大MIRA Lab和華為諾亞方舟實驗室聯合發布了新的評估框架和數據集，而且完全開源。
有了這套標準，布局指標與最終的端到端性能不一致、得分高而PPA性能卻偏低的問題，就有望得到解決了。
在芯片設計當中，電子設計自動化（EDA）是至關重要的一環，在業界被稱為“芯片之母”，而芯片物理布局（Placement）又是其中的關鍵步驟。
芯片物理布局問題是一個NP-hard問題，人們嘗試著通過AI來進行這項工作，但缺乏一個有效的評測標準。
傳統的評估尺度——代理指標雖然易于計算，但常常與芯片最終的端到端性能存在顯著差異。
為了彌補這一鴻溝，中科大MIRA Lab和華為諾亞方舟實驗室聯合發布了這個名為ChiPBench的評估框架，以及相關數據集。
隨著ChiPBench的上線，作者也發現了當前芯片布局算法存在很多不足，提醒相關研究人員是時候研發新算法了。
芯片設計流程面臨挑戰根據“摩爾定律”，集成電路（IC）的規模發生了指數級增長，對芯片設計帶來了前所未有的挑戰。
為了應對這種日益增長的復雜

原文鏈接：中科大/華為諾亞出手！芯片性能≠布局評分，EDA物理設計框架全面開源

聯系作者

文章來源：量子位
作者微信：
作者簡介：